Intel 8086

  • 08 апр. 2012 г.
  • 1649 Слова
1.1.УЧЕБНАЯ МИКРО – ЭВМ Intel 8086

Учебный эмулятор процессора Intel 8086 предназначен для знакомства с особенностями построения вычислительных средств и комплексов на базе процессора с фиксированным набором команд, а также для исследования методов программирования и изучение работы БИС.


На рис. 1.1 приведена укрупненная структурная схема учебной микро – ЭВМ, где показаны ее составныечасти и связи между ними. Микро – ЭВМ состоит из процессора, генератора тактовых сигналов, системного контроллера, регистров – защелок, двунаправленных шинных формирователей, оперативного запоминающего устройства, постоянного запоминающего устройства и контроллеров периферийных устройств.
Процессор является центральной частью микро – ЭВМ и содержит две относительно независимые части: операционноеустройство, реализующее операции, заданные текущей исполняемой командой, и устройство шинного интерфейса, осуществляющее последовательную выборку команд из памяти, а также обращение к памяти и внешним устройствам для считывания операндов и записи результатов.
Системный контроллер в зависимости от состояния процессора управляет обменом данными между локальной шиной процессора и системной шинойпутем преобразования сигналов состояния процессора S0 – S2 в сигналы системной шины: чтение RD, запись WR, тип обращения M/IO (адресное пространство памяти/адресное пространство ввода – вывода), а также вырабатывает сигналы, необходимые для управления двунаправленными шинами формирователями и регистрами защелками.
Регистры – защелки предназначены для запоминания текущего адреса обращения процессора ксистемной шины. Выводы процессора AD15 –AD0 используется как для передачи адреса обращения, так и для обмена данными, но в разное время. В начале каждого обмена с системной шиной процессор выставляет адрес обращения к памяти (старше 4 бита адреса – вывода А19 – А16, младше 16 бит – выводы AD15 – AD0), а при завершении обмена – принимает или передает данные (16 бит данных – вывод AD15 – AD0).Двунаправленные шинные формирователи также предназначены для разделения (демультиплексирования) адреса/данных. По сигналам от системного контроллера и после приема и фиксации адреса шинные формирователи подключают системную шину данных к выводам процессора AD15-AD0. Направление передачи определяется операцией чтения RD или записи WR. При чтении данных передаются от устройств системной шины на выводпроцессора, при записи – наоборот, от процессора к устройствам на системной шине.
Оперативное и постоянное запоминающее устройства служат для хранения программ и данных. Логически они представляют собой последовательность ячеек памяти, каждая из которых имеет свой номер (адрес), отличный от номера любой другой ячейки. В оперативной памяти возможно изменение содержимого ячеек памяти. В постоянной памятирасполагаются неизменяемые данные. Команды процессора и данные кодируются в виде последовательностей бит, с длиной краткой байту (размеру ячейки). Программа представляет собой последовательность таких ячеек, содержимое которых определяет последовательность команд процессора. Данные представляются в виде чисел в беззнаковом представлении или со знаком (в дополнительном коде). Программа и данныенеразличимы при их хранении в памяти.
Контроллер периферий устройств служат для сопряжения устройств ввода – вывода и внешних запоминающих устройств с системной шиной микро – ЭВМ. Для обращения к контроллерам ввода – вывода процессор образует адресное пространство ввода – вывода. Тип обращения к системной шине определяется сигналом M/IO, который вырабатывается системным контроллером. Взаимодействиепроцессора (программы) с УВВ и ВУЗ осуществляется через регистры контроллеров, которые представляют собой ячейки памяти в адресном пространстве ввода – вывода. Для задания операции и контроля состояния ввода – вывода процессор записывает или считывает содержимое регистров контроллера, который в свою очередь взаимодействует с подключенными к нему устройствами.
В учебной микро –...
tracking img