Арифметическо-логическое устройство процессора

  • 29 мая 2010 г.
  • 1254 Слова
МОСКОВСКИЙ ПЕДАГОГИЧЕСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ФАКУЛЬТЕТ ТЕХНОЛОГИИ И ПРЕДПРИНИМАТЕЛЬСТВА

Реферат

по курсу «Цифровая и вычислительная техника»

на тему:

«Арифметико-логическое устройство процессора»

Выполнил: Сорокач А.В.
Студент 4 курса 3 группы
Принял: Полумиенко В. В.

Москва 2009

Введение
Арифметическо-логическое устройство (АЛУ) — блок процессора, которыйслужит для выполнения логических, в том числе и арифметических, преобразований над словами, называемыми в этом случае операндами
АЛУ реализует важную часть процесса обработки данных. Она заключается в выполнении набора простых операций. Операции АЛУ подразделяются на три основные категории: арифметические, логические и операции над битами. Арифметической операцией называют процедуру обработки данных,аргументы и результат которой являются числами (сложение, вычитание, умножение, деление,...). Логической операцией именуют процедуру, осуществляющую построение сложного высказывания (операции И, ИЛИ, НЕ,...). Операции над битами обычно подразумевают сдвиги на разряд влево или вправо.
Арифметико-логическое Устройство
На уровне логических схем АЛУ состоит из логических элементов, сумматоров, триггеров инекоторых других элементов.
Логический элемент - электронная схема, реализующая элементарную переключающую функцию. При реализации функций переключения входные переменные соответствуют входным сигналам, а выходной сигнал представляет собой значение функции. Всего существует десять логических элементов, реализующих десять логических (элементарных или сложных) функций.
Логическая схема может реализоватьсложную функцию алгебры логики, а может входить в состав другого функционального блока процессора (сумматора, дешифратора, регистра, триггера.)

Триггер - электронная схема с двумя устойчивыми состояниями, предназначенная для хранения одного бита информации. Триггер переходит из одного устойчивого состояния в другое при воздействии некоторого входного сигнала. Триггер имеет вход для установки всостояние 0 (X0) и в 1 (X1). На выходе выдается состояние триггера, которое выдается в прямом (Y) и в инверсном (Y1) виде. В компьютерах используют синхронизируемые и не синхронизируемые триггеры. Синхронизируемый триггер - это триггер, изменение состояния которого осуществляется только в момент подачи сигнала синхронизации V.

Рис. 1. Схема реализации триггера - защелки на элементах И-НЕ (a) иИЛИ-НЕ (b).
Триггер-защелка фиксирует состояние входного сигнала, поданного на один из его входов (рисунок 1.)

Рис. 2. Схема реализации RS-триггера на элементах И-НЕ.
RS-триггер - двухвходовый триггер с раздельными входами для установки в 0 или 1 (рисунок 2.) При подачи единичного сигнала на вход R (-X0) триггер переходит в состояние 0 (Y=0, Y1=1), а при подачи на вход S (=X1) единичного сигнала --в состояние 1 (Y=1, Y1=0). Одновременная подача единичного сигнала на оба входа запрещена. Обычно RS-триггеры бывают синхронизируемыми (вход для синхронизации - V).

Рис. 3. Схема реализации T-триггера.
T-триггер - одновходовый триггер со счетным входом: информация подается одновременно на два входа. При подаче сигнала состояние триггера меняется на противоположное (рисунок 3.) Он, какправило, является не синхронизируемым, и позволяет не только хранить информацию, но и осуществлять сложение по модулю 2.

Рис. 4. Схема реализации D-триггера.
D-триггер выполняет функцию задержки входного сигнала на один такт синхронизации (рисунок 4.). Сигнал, появившийся на входе D (=X0) в момент времени T, задерживается в нем и появляется на выходе Y в момент времени T+1.
JK-триггер - двухвходовыйтриггер, допускающий раздельную установку состояния 0 и 1, а также смену текущего состояния (режим со счетным входом), осуществляемую при подаче на оба входа единичного сигнала. Вход K в этом триггере соответствует входу R (=X0) RS-триггера, а вход J - S (=X1).
DF-триггер - двухвходовый триггер, позволяющий по одному входу реализовать режим D-триггера, а по другому --...
tracking img