Преобразование фазы в код (пфк)

  • 21 авг. 2011 г.
  • 1137 Слова
Преобразование фазы в код

Разность фаз сигналов широко используется в качестве промежуточного параметра при преобразовании в код неэлектрических величин, поэтому разработке методов измерения разности фаз уделяется значительное внимание. Известен ряд методов преобразования фазы в код с аппаратной реализацией алгоритма, недостатком которых являются неудовлетворительные массогабаритныехарактеристики. Преобразователь фазы в код (ПФК) используется для ввода информации в процессор и при многоканальной аппаратной реализации с повышенной точностью его масса и габариты превосходят массу и габариты вычислителя.

Одним из путей решения этой проблемы является программная реализация той или иной части алгоритма преобразования в вычислителе, при которой уменьшение аппаратных затратдостигается за счет использования вычислительных ресурсов процессора. Быстрый рост производительности вычислительных средств позволяет возложить на них решение все более широкого круга задач, в том числе цифровой обработки сигналов, что позволяет считать перспективным рассматриваемый подход к миниатюризации аппаратуры.

Известные вычислительные методы измерения разности фаз обеспечивают однозначноепреобразование в пределах 180 градусов и имеют существенную погрешность от влияния высших гармоник сигналов, которая резко возрастает на границах диапазона однозначности. Существенно уменьшить объем вычислений, расширить диапазон однозначности до 360 градусов и повысить точность преобразования можно при использовании коррелятора в качестве измерителя рассогласования фазовой следящей системы. Функции цифровыхузлов следящей системы могут быть реализованы программно в вычислителе, в результате чего в аппаратной части ПФК остаются лишь входные АЦП и система ФАПЧ. Система ФАПЧ вырабатывает синхронно с одним из входных сигналов импульсы запуска АЦП и необходимые прерывания процессора. Запрос прерывания вырабатывается с задержкой относительно импульса запуска АЦП на время преобразования АЦП. По прерываниюЭВМ считывает коды с выходов АЦП и осуществляет их обработку.

Блок-схема процесса обработки информации приведена на Рис.3.1.

[pic]

Рис. 3.1

Из блок-схемы видно, что оценка начальных фаз двух входных сигналов производится независимо двумя идентичными программно-реализованными следящими системами, а затем на выходе вычисляется их разность. В каждой следящей системепроизводится перемножение отсчетов входного сигнала на соответствующие отсчеты сформированного системой сигнала обратной связи, полученные произведения интегрируются накапливающим сумматором. Переменная составляющая с удвоенной частотой, возникающая при перемножении отсчетов двух синусоидальных сигналов, подавляется при интегрировании произведения за время, кратное периоду сигнала. Код рассогласованияследящей системы, сформированный на выходе первого накапливающего сумматора, пропорционален разности фаз входного сигнала и сигнала обратной связи. Код рассогласования интегрируется с коэффициентом k1 вторым накапливающим сумматором, формирующим код фазы сигнала обратной связи, и изменяет значение фазы сигнала обратной связи в сторону уменьшения рассогласования. В установившемся режиме код рассогласованияравен нулю, фаза сигнала обратной связи равна фазе входного сигнала.

Формирование сигнала обратной связи осуществляется в два этапа. На первом формируется код мгновенной фазы сигнала путем сложения кода фазы сигнала обратной связи с кодом, соответствующим ωt сигнала (где ω - круговая частота сигнала, t - время). С учетом циклического характера вычислительного процесса это реализуетсядобавлением кода [N2π/n]i, где N2π - код, соответствующий 2π, n - число выборок сигнала за период, i - номер выборки. На втором этапе из заранее сформированной таблицы выбираются значения синуса с аргументом, равным коду мгновенной фазы сигнала. Реализация вычислительного алгоритма рис.1 по каждому отсчету нецелесообразна, поскольку требует значительных затрат...
tracking img