Шпаргалка МПС

1. Механизм сегментации, используемый в МП К1810ВМ86(Intel 8086).
Пространство памяти емкостью 1 Мб представ-ся как набор сег-тов, определяемых программным путем. Сег-т сост. из смежных ячеек памяти и явл. независимой и отдельно адресуемой единицей памяти емкостью 64 Кб. В начале прогр. сегм. рег. инициализируются( в них загр. нач. адреса).
В сег-ном регистре хр-ся 16бит начальногоадреса сег-та. Четыре младших бита адреса принимаются =0 и дописываются справа.
Физ. адрес обзразуется суммированием нач. адреса и смещения.
Команды всегда выбираются из текущего сег-та кода в соотв-и с логич. адресом CS: IP. Стековые команды всегда обращаются к текущему сег-ту стека по адресу SS: SP.
Сег-ная структура памяти обеспечивает возможность создания позиционно независимых илидинамически перемещаемых программ, что необходимо в мультипрограммной среде для эффективного использования оп. памяти.

2. МП К1810ВМ86(Intel 8086), технические характеристики, УГО, особенности минимального и максимального режима работы.
Тех. хар-ки мп:
1) Такт. ч. F=12МГц;
2) Сред. быстродействие – 1,66 млн. оп в сек;
3) Степень интеграции – 4500 транзисторов;
4) Разрядность по шд – 16;5) Число ип = 1 (+5В);
6) Температурный диапазон – 0 ÷ +70°С;
7) Число активных эл-тов – 129000;
8) n-МОП-технология;
9) Потребляемая мощность – около 1,7 Вт;
10) ША имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мб;
11) Число выводов – 40;
12) Длительность тактовых импульсов – 200 нс.

NMI – немаскируемый вход запроса напрерыв.
INT – маскируемый запрос на прер.
С – сигнал синхронизации.
SR – системный сброс.
RDY – сигнал готовности.
ТЕST – сигнал проверки состояния процессора.
HLD – запрос на захват шд.
HLDА – разрешение захвата шд.
АD0/ АD15 – мультиплексная двунаправленная ша/д.
А16/SА3 – А19/S6 – мультиплексные выходные линии адреса/состояния.
ВНЕ/SА7 – выбор блока памяти с нечетными адресами.
RD – чт-е.WR – запись.
М/IО – выбор памяти(=1) или УВВ(=0)
DT/R – сигнал направления передачи/приема данных.
DEN – разрешение передачи данных.
ALE – строб записи адреса. (фиксация в адр.рег)
MN/MX – мин/макс режимы работы.( 1 – мин, 0 – макс.)
В макс. режиме действуют следующие управляющие сигналы:
SA0/ SA2 – сигналы состояния о типе выполняемого машинного цикла.
QS0/QS1 – состояние очереди.Идентифицирует состояние внутренней 6-байтовой очереди команд МП.
RQ/GТ0 - RQ/GТ1 – запрос/разрешение к локальному каналу.

В максимальном режиме МП не вырабатывает самостоятельно часть сигналов управления, возлагая эти функции на системный контроллер, который по анализу сигналов состояния S0–S2 формирует соответствующие сигналы для определения цикла шины.

2. Структура МП К1810ВМ86(Intel 8086), т.е.программно-логическая модель.
Мп сост. из 3х частей: 1) операционное устр-во; 2)Устр-во сопряжения с шиной; 3) устр-во упр-я.
Структура МП Intel 8086 :
I. ОУ - имеет 4 пары регистров 16разр.
SР – указатель стека;
ВР – регистр указателя базы стека;
DI, SI – индексные рег-ы приемника/источника соответственно;
RGi – рег-ы временного хр-я;
RGF – рег. флагов;
РОН – рег-ы общего назн-япредназначены для временного хр-я;
SР, ВР, DI, SI – для хр-я адр. инф. и вып-я специальных функц;
АН, АL – выполняют ф-ю аккум-ра;
ВН, ВL – рег. указателя базы данных;
СН, СL – счетчик циклов;
DН, DL – хр-е данных.
IIУстр. сопряжения с шиной
III УУ
Структура рег-а признаков


Из 16 бит задействованы 9. Рег. признаков определяет состояние МП.
0й бит – СF – флаг переноса;
2й бит – РF – флагпаритета;
4й бит – АF – доп. перенос;
6й бит – ZF – флаг нуля;
7й бит – SF – флаг знака;
8й бит – ТF – флаг трассировки;
9 бит – IF – флаг разрешения прер-я;
10й бит – DF – флаг направления;
11 бит – ОF – флаг переполнения.
Старшие 4 бита – 1 – фиксированы, не используются.

4 Система прерываний МП К1810ВМ86 (Intel 8086).

Прогр. прер. осущ. по...